zobovision随谈H.265/HEVC编码FPGA实现（一）

zobovision随谈H.265编码FPGA&ASIC实现（一）

H.265相对H.264而言，

不管是压缩理论还是实际压缩率方面，都有长足的进步，

但复杂度要高一个数据量级，

这对硬编FPGA&ASIC实现，

是很大的挑战。

zobovision泛泛谈谈 H.265/HEVC编码FPGA实现，

同样也适用于ASIC芯片设计。

zobovision于2014年成立于深圳，

专注视频图像编解码FPGA/ASIC IP研发和商用，

一家之言，仅供参考。

FPGA或ASIC实现编码，

也可称之为硬编，这是相对软件编码而言;

软编通常可利用的硬件资源固定，

编码速度主要取决于计算量。

硬编则不同，

需要用到多大的资源，

编码速度，压缩效率，压缩质量等，

完全取决于您的设计，

如同白纸绘画，可自由发挥，

不同的设计和硬件架构算法，差别往往很大，

资源占用少，

编码速度快，

运行主频上限高，

压缩效率高，

画面质量好，

这是硬编设计追求的目标。

H.265沿袭了视频编码一贯的框架，

如果不考虑实现资源代价，

不考虑编码速度和压缩效率，

H.265编码FPGA/ASIC实现倒也不算很难。

但也设计一款优秀的H.265硬编码器，

是有相当的难度和门槛。

H.265较H.264的计算量增加10倍量级，

即使简化后一般也有5/6倍，

除了计算量外，

H.265在压缩的复杂度方面也提高很多，

CTU/PU/TU的划分及递归层级更多，

在系统架构方面相比H.264要复杂很多，

存在较多影响编码速度的瓶颈，

如帧内预测到DCTQ及重建的闭环串行通路，

以及二进制算术编码CABAC串行计算等。

硬编通常对编码速度有硬性要求，如1080P@60，

在H.265计算量增加1个数量级，

且递归层次及选择项大增的情况下，

如何达到既定编码速度，

又要兼顾硬件逻辑资源和压缩效率的平衡，

并非易事。

FPGA硬编研发方向，有两个不同方向：

一个是硬件加速方向，

大体上用于软件编码的加速，不讲究绝对速度或实时性，

通常不牺牲视频压缩质量或压缩性能，

或配合软件进行，或独立进行，

速度上较软编通常有很大的提升，但还达不到实时性编码的速度。

另外一个方向则是全实时编码，

如1080P@60,4K@60等，

对编码速度有硬性要求，

需要在压缩性能和硬件资源占用方面折衷平衡，

一般会适当牺牲压缩性能，

不同编码方案，

实现的结果差别会较大，

除了压缩性能的差别外

主观感受也往往差别很大。

不同的方向，

设计思想和侧重点迥异，

架构不同，

控制流程也不同，

差别较大。

zobovision主要研发实时编解码器，

后续将重点在实时编码方向进一步的泛泛谈谈。

    （转载请勿更改文章标题和内容）