中博视清
        — Video&Image Codec FPGA/ASIC IP
   

HEIF-HEVC图片编码IP


HEIF/HEVC图片编码FPGA/ASIC IP

YUV420/400, 8Bit (常规版本,其他定制)

支持超大分辨率,32K*32K(可扩展)

编码速度恒定,只和画面大小成正比,和画面内容及编码质量设定无关

接近零延迟码流输出,编码源输入完毕,码流即完成输出

架构简洁,无缓冲型CABAC熵编码,编码无需外部DDRx缓存

超高速CABAC编码,16 input_bin/cyclefmax保持高位

超低延迟,系统整体延迟固定可控,提升产品体验

高速编码,FPGA平台单IP实时1080P@60

适合集成电路ASIC实现

>1080P@600fps on xilinx VU9P

逻辑资源: ~100K LUTs (xilinx7series)

fmax:   ~280Mhzxilinx 7series KU

HEIF/HEIC封装,或HEVC标准码流封装

除图片编码外,可作为HEVC i帧视频编码器使用,恒定帧速

无损压缩版本,码流编码猝发码率不受限,相同尺寸图片,任意画面内容,编码时长相同

2015年推出业界首款HEVC图片编码FPGA IP,

多年来在互联网及云计算领域获得大量应用,

是国内HEVC/HEIF图片压缩FPGA硬编方案IP主流提供商。


   HEIF/heic Encoder, HEVC/H.265 Standard

   RTL or Netlist authorization

   FPGA or ASIC/SOC IP

   Ultra-large image size, up to 32k*32k

   yuv420/8bit(Default), yuv422/yuv444/10bit (Optional)

   Zero-latency bitstream output by ultra fast real-time CABAC encoding

   Constant encoding speed, linear with image size

   Same image size, Same encoding cycle, independent of quality settings

   External memory free, No DDRx required

   Standalone, No Processors requried

   1080p@60fps/1ip or 4K@15fps/1ip capability on FPGA platform

   <10% compression ratios losses compare with the bestest software encoder

   logic resource: ~100K Luts (xilinx FPGA)

   fmax: ~280Mhz (xilinx FPGA)